# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

58-123227

(43) Date of publication of application: 22.07.1983

(51)Int.CI. H03K 5/153

(21)Application number : 57-005660

(71)Applicant : FUJITSU LTD
NIPPON TELEGR & TELEPH CORP <NTT>
NEC CORP

(22)Date of filing : 18.01.1982


(72)Inventor : TOYAMA TSUGIO
AKAO TAKASHI
HOSHIDA KATSUNORI
ISHIKAWA KAZUNORI
MIYASHITA TETSUO

## (54) SIGNAL DETECTING CIRCUIT

#### (57)Abstract:

PURPOSE: To facilitate IC implementation by detecting a constant-frequency signal which is intermitted repeatedly through digital processing.

CONSTITUTION: The input signal 1 of specific frequency which is intermitted at a specific period is digitized by an AD converter 2 and inputted to a frequency detector 3 which receives a high-speed clock 4. A monostable multivibrator 5 which outputs a little bit longer pulses than a signal frequency to be detected, a counter 6 and an FF7 generate output when the frequency of the input signal is greater than a prescribed value. A counter 8 and an FF9 which receive a clock 13 detect the prescribed-period continuation of the input signal 1. A decoder 10 and an FF11 output a detection output signal when the input signal 1 has the prescribed frequency and a prescribed intermittence period. This circuit is used to detect a busy-back tone, etc., in a telephone system.



### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

# (9 日本国特许广 (JP)

**①特許出顧公開** 

# ®公開特許公報(A)

昭58—123227

@Int. Cl.'
H 03 K 5/153

做別記号

庁内整理番号 7125-5 J ◎公開 昭和58年(1983)7月22日 発明の数 1 審査請求 未請求

(全 4 頁)

# @信号校出回路

**2015** 

頭 昭57一5660

**念**田

顧 昭57(1982)1月18日

の発明 者

外山次男

川崎市中原区上小田中1015番地 富士通株式会社内

の発 明 省 赤尾陰

川崎市中原区上小田中1015番地

富士通株式会社内

**炒**発 明 者 星田勝典

武蔵野市緑町3丁目9番11号日本電信電話公社武蔵野電気通信研究所内

**砂発明 者 石川和範** 

武蔵野市緑町3丁目9番11号日 本電信電話公社武蔵野電気通信

研究所内 の発 明 者 宮下哲雄

東京都港区芝五丁目33番1号日 本電気株式会社内

の出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

の出 顧 人 日本電信電話公社

の出 願 人 日本電気株式会社

東京都港区芝五丁目33番1号

砂代 理 人 弁理士 玉蟲久五郎 外3名

## 明 編 等

1. 発明の名称 包号検出回路

## 2.特許請求の範囲

#### 1.発明の評細な製明

本売明は、一定開放数の名号を所定時間の選択 及び所を検退し、その検記し周期を一定とした各種の名号をディッチル処理により検出する 信号検 出的路に関するものである。 交換機化於ける話中音は、例えば 400H。の信号を 0.5 秒送統、 0.5 秒断とすることを練返すものであり、端束装置等に於いては、 この話中音信号を検出することにより、発信操作を中止する等の処理を行なうものである。又各種の模量間の情報として、所定時間連続した後、所定時間新とすることを兼返す一定周波数の信号を用いる場合がある。

前述の知を名意の信号を検出する為、従来はフィルタや複分回路等のアナログ処理回路が用いられていた。しかし、経年変化・速度変化等による 特性の変化の影響が大きく、又部品数が多く興報 上の問題が生じる欠点があつた。

本発明は、所定時間の選択及び断を繰迟す一定 関数数の個号をデイジタル処理により検出するこ とにより、集後回路化を容易にし、小型且つ経済 的本信号検出回路を提供することを目的とするも のである。

以下実施例について詳細に収明する。

第1回は本発明の実施例のプロック製図であり、

1 は個分の入力幾子、まは入力を考定を催化して デイジネル在海に安美する。AD安集器、Bは異複数 秋田国路、《公高速》中文《〇入力集子、5 仗法 ノステーブルマルナメイブレータ、 4.8 はカタン き、1、1、11はプロップフリップ、知はデスータで 12は彼出名号の出力増子、13はプロファの入力増 子、14,15,18,19はアンド国路、 16はまて国路、 ガは"0"の数分位号を出力する立上少数分置路で ある。話中音信号の放出に於いては、異核数核出 四路3.は、400.Es信号を検出する構成と心(ペンス テーブルマルチパイプレータ 5 は 400 Hs 名号の第 粉の1.5~2倍程度の出力時間盤のサドリガ型と し、又カウンタ 6 は 400 取 信号が 0.5 秒 単統であ るか否かの検出を行なり構成とし、カウンメもは アンド回路はの出力ができのと注に入力増子はか 6の9ロックをカウントし、0.5分割であるか否 かを検出する為のものである。

異複数検出回路3社例免收額2回に示す構成を 有するもので、31は3段のフリップフロップで構 成され、高速クロックで動作してAD変換器2の出

の期間に相当するカウント内容「m」のとき端子 B。 セ\*!\*、オーバフローのとも微子でを\*!\*とする。

カクンタ32のカウント内容を描き図句に示するのとすると、カタント内容[12]のとも銘を図句に示すように選子をができたなつでセット選子をに加えられるので、フリップフロップ34がセットされる。とのセット出力は餌を図句に示するのとなるから、ゲート回路35の出力信号は算る図句に示するのとなり、モノステーブルマルチペイプレータをに加えられる。即ち入力信号が400円の連続のとき、ゲート回路35からモノステーブルマルチパイプレータをに一定の周期ででパルスが加えられることになる。

着し入力信号の高波数が 400 Hz より低い場合は、カウンタ22がオーペアローすることになり、一旦セットされたフリップフロップ34はデコーダ33 の 端子 C が 1 2 となつてリセット増子 B に加えられることによりリセットされる。 従つてゲート 四路 35からペルスが出力されることがない。 又入力信号の関複数が 400 Hz より高い場合は、カウンタ22

カを守の前輩を依出して"6"の数かを与を出力する前量を公司的、公は前妻を今日的30日カーをでいる。「10日として、入力を子(からの言葉・6)でロードして、入力を子(からの言葉・6)のカウントを開始するカウント、30はデュード、30はフリップフロップ、30はゲート日本である。

第3回は動作股別的でもり、同図似に示す入力 個分が入力機子工に加えられると、AD安義費 2の 出力信号は同図のに示するのとなり、関数数数出 図路 3 に加えられる。入力増子4 に加えられる高 速クロックを知る図のに示するのとすると、周収 数数出回路 3 の数据数分回路30 の出力信号は、部 3 図のに示するのとなる。如も入力信号の周期で と何一の周期でとなる。

カウントの客を「0」とし、高速グロックのカウントで開始する。このカウンチ窓のカウント内容は デコード33に加えられ、デコード33は、カウント 内容水「0」のとき場子人を「1"、400円。信号校出 に扱いて(400円2土許容額差)の周波数の1周期

のカウント内容が「n」になる前に前最数分倍号が加えられるので、デコーダ33の端子 8 が 1 で になることがなく、フリップフロップ 34 はリモットされたままとなる。

関放数検出回路3の出力信号が第4回(Aに示すように、周期1のパルスが速続状態と断状態と 検系したものとなつた場合、モノステーブルマル デバイブレータ5の選子Qの出力信号は第4回(b) に示すものとなる。 使つてカウンタ6は別放数検 出路路3の出力信号のパルスをカウントすること になり、カウント内容が第4回(に示すように0.5 秒速載を示す[m]になると、カウンタ6の選子を は第4回(Aに示すように\*1\*となる。又類子をは カウント内容が「0」のとき\*1\*となるもので、第 4回(A)に示すものとなる。

連続状態から断状態となると、モノステーブルマルチパイプレーク 5 の端子 Q . Q は所定時間は \* 0 \* , \* 1 \* となる。フリップフロップ 7 のデータ 端子 D がカウンタ 6 の様子 E と、クロック鰡子 C がモノステーブルマルチパイプレーク 5 の似子 Q

とそれぞれ接触されているので、モノステーブルマルテスイブレーグ 8 の第千 G が 1 2 K まるてと ドよって第4 図のドボナよう K セットされる。又 同時ドカウング 6 は J セット第子 B K \* 0 \* から 1 2 の名号が加えられること K よ b V セットされる。

フリップフロップ「がセットされると、アンド国路18の出力は 17となり、カウンタをは入力集子日からのクロックをカウントし、そのカウント内容が第4回回に示すように 0.5秒の断状態の時間に相応した値 13」とせると、その出力がフリップフロップ 1.10クロック 2.10 回子 Pか 1. であることにより、先ナフリップフロップ 1. であることにより、先ナフリップフロップ 1. であることにより、先ナフリップフロップ 1. であることにより、先ナフリップフロップ 1. のセットとれる。このフリップフロップ 1. のセットとれる。そしてカグンタ 1. は 1. でのカケントを開始する。

デュータのにはフリップフロップイ・10時子

統と斯とを韓退す一定関連数の筋中音信号等の入 力信号を検出する回路であつて、入力信号をデイ ジメル信号に変換してその風期を高速クロンクの カウントにより計劃し、所定の周抜数の入力信号 であるか否かを開放数枚出回路は化上が検出しく 所定の周被数の入力信号のとまは、その入力信号 の连続時間をカケンチをで計劃し、又入力倡号の 断時間をカウンタをで計劃し、所定の連続時間と 断時間でもるとき、フリンプフロップ以のセット 終により検出包号を出力する手段を備えたもので わり、デイジメル処理により信号校出を行なりも のでもるから、集装回路化が終退であり、又デイ ジタル回路は、経年変化・製度変化による影響が アナログ回路より低めて少たいので、各種の信号 の安定且つ程英を検出が可能となる。又集積回路 化により小型と立るので、突襲上の間乗りなくな る利点がある。

#### 4. 図面の簡単な説明

第1回は本発明の実施例のプロッタ競闘、第2回は周波数後出回路の一例のプロッタ競闘、第3

Qの出力を与が加えられ、前述の加く関方共セットをれていると、デューを知の入力は"1"となり、デューを知の入力は"1"となり、デューを知の出力は"1"となる。使つて次にカウンを3の第一下の出力を与して出力を与して出力はデロから出力を与して出力はデロから出力をある。

使つて図示しない製剤部において自動発布を交換機に対して行なった後、出力等于12からの信号を展別的に監視し、出力端子12から信号が出力をれたとき制御部は相手端束装置が話中であることを観別できることになる。又既中音信号の検出のみでなく、他の各種の信号の検出にも適用し得るものであり、動送の如く、検出すべき信号の開設してのであり、動送の如く、検出すべき信号の開設を必要を表現してある。

以上観明したように、本発明は、所定時間の差

図及び無く図は動作説明図である。

1. は入力増子、 8 は AD 安集器、 8 は 関連数核 出回路、 4 は高速クロックの入力増子、 8 はモノ ステープシマルテバイブレーチ、 6 . 8 . 22 はカウ ツチ、 7 . 9 . 11 . 34 はフリップフロップ、 10 . 33 は デコーダ、 12 は出力増子、 13 はクロックの入力増 子、 17 は立上り数分回路、 31 は前級数分回路であ る。

> 特許出版人 官士通 株式会社(外2名) 代理人弁理士 玉 岛 久 五 郎(外8名)

# ・ 特別352-123227(4)

